Mentor Graphics ModelSim SE-64是一款專業(yè)的多語言HDL仿真器,這款軟件可以為FPGA設計人員提供高效的工作環(huán)境。軟件圖形用戶界面功能強大,一致且直觀。所有窗口都會在任何其他窗口中自動更新活動。例如,在Structure窗口中選擇設計區(qū)域會自動更新Source,Signals,Process和Variables窗口。您無需離開ModelSim環(huán)境即可編輯,重新編譯和重新模擬。
軟件介紹:
Mentor Graphics ModelSim SE 是業(yè)界最優(yōu)秀的HDL語言仿真器,它提供最友好的調試環(huán)境,是唯一的單內核支持VHDL和Verilog混合仿真的仿真器。是作FPGA/ASIC設計的RTL級和門級電路仿真的首選,它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內核仿真技術,編譯仿真速度快,編譯的代碼與平臺無關,便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調錯提供強有力的手段。全面支持VHDL和Verilog語言的IEEE 標準,支持C/C++功能調用和調試.
功能特色:
1、統(tǒng)一的混合語言模擬引擎,易于使用和性能
2、Verilog的原生支持,用于設計的SystemVerilog,VHDL和SystemC,用于有效驗證復雜的設計環(huán)境
3、快速調試,易于使用,多語言調試環(huán)境
4、高級代碼覆蓋和分析工具,可實現快速覆蓋范圍
5、交互式和后期模擬調試可用,因此兩者都使用相同的調試環(huán)境
6、強大的波形比較,便于分析差異和錯誤
7、統(tǒng)一覆蓋數據庫,具有完整的交互式和HTML報告和處理功能,可以在整個項目中理解和調試覆蓋范
8、與HDL Designer和HDL Author相結合,可實現完整的設計創(chuàng)建,項目管理和可視化功能
功能介紹:
1、高級代碼覆蓋率
ModelSim的高級代碼覆蓋功能和易用性降低了利用這一寶貴驗證資源的障礙。
ModelSim高級代碼覆蓋功能為系統(tǒng)驗證提供了有價值的指標。 所有覆蓋信息都存儲在統(tǒng)一覆蓋數據庫(UCDB)中,該數據庫用于收集和管理高效數據庫中的所有覆蓋信息。 可以使用分析代碼覆蓋率數據的覆蓋率實用程序,例如合并和測試排名。 覆蓋結果可以交互式查看,模擬后或多次模擬運行合并后查看。 代碼覆蓋度量可以按實例或設計單位報告,從而提供管理覆蓋數據的靈活性。
支持的覆蓋類型包括:
聲明報道
運行期間執(zhí)行的語句數
分行報道
影響HDL執(zhí)行控制流的表達式和case語句
條件覆蓋
將分支上的條件分解為使結果為true或false的元素
表達范圍
與條件覆蓋相同,但涵蓋并發(fā)信號分配而不是分支決策
重點關注表達
以確定覆蓋結果的表達式的每個獨立輸入的方式呈現表達覆蓋率數據
增強的切換覆蓋范圍
在默認模式下,計數從低到高和從高到低的轉換;在擴展模式下,計算與X的轉換
有限狀態(tài)機覆蓋
州和州的過渡覆蓋范圍
2、混合HDL仿真
ModelSim將仿真性能和容量與模擬多個模塊和系統(tǒng)以及實現ASIC門級別簽核所需的代碼覆蓋和調試功能相結合。 全面支持Verilog,SystemVerilog for Design,VHDL和SystemC為單語言和多語言設計驗證環(huán)境提供了堅實的基礎。 ModelSim易于使用且統(tǒng)一的調試和仿真環(huán)境為當今的FPGA設計人員提供了他們不斷增長的高級功能以及使他們的工作高效的環(huán)境。
3、有效的調試環(huán)境
ModelSim調試環(huán)境為Verilog,VHDL和SystemC提供了廣泛的直觀功能,使其成為ASIC和FPGA設計的首選。
ModelSim通過智能設計的調試環(huán)境簡化了發(fā)現設計缺陷的過程。 ModelSim調試環(huán)境有效地顯示設計數據,以便分析和調試所有語言。
ModelSim允許在保存結果的仿真后以及實時仿真運行期間使用許多調試和分析功能。例如,coverage查看器使用代碼覆蓋率結果分析和注釋源代碼,包括FSM狀態(tài)和轉換,語句,表達式,分支和切換覆蓋率。
信號值可以在源窗口中注釋并在波形查看器中查看,從而簡化了對象及其聲明之間以及訪問文件之間的超鏈接導航的調試導航。
可以在列表和波形窗口中分析競爭條件,增量和事件活動。可以輕松定義用戶定義的枚舉值,以便更快地了解模擬結果。為了提高調試效率,ModelSim還具有圖形和文本數據流功能。
ModelSim與Mentor的旗艦模擬器Questa®共享一個共同的前端和用戶界面。這使客戶可以輕松升級到Questa,因為他們需要更高的性能并支持高級驗證功能。